丢掉界面点击，硬件评测转向代码与仿真
2026 年 9 月初，开源硬件编译团队 atopile 释出了电路板设计基准 EEBench V1，榜单数据截至 9 月 1 日。在 13 项包含真实器件数据手册与 SPICE 仿真的测试中，榜首 Claude Opus 5 仅拿下 61.6% 的成功率。基准上线当天，在 Hacker News 引发了 265 点积分与 163 条讨论。
基准立项的起因，源于 OpenAI 为旗舰模型 GPT-6 Astra 制作的宣传页面。OpenAI 在发布首页放出了模型操作 KiCad 画电路板的演示，引发广泛关注。硬件工程师长期抱有疑问：怎样客观衡量 AI 设计电路的能力？
过去多数模型演示依赖图形界面。智能体必须在桌面环境中定位坐标、点击菜单、拖拽封装。大部分上下文窗口被消耗在视觉定位上。更根本的局限在于，图像比对只能判断电路外观，无法检验电气性能。
atopile 团队给出的解法是硬件代码化。评测弃用了图形界面，改用声明式代码定义电路。元件选型、引脚网络与电气约束均被写成代码。例如参数可直接声明为「22uF、0805 封装、耐压 10V 至 25V」。
智能体在代码仓库内修改设计，随后调用编译器构建工程并启动仿真。若仿真报错，模型接收结构化日志并修正参数，流程无需离开项目环境。
图：EEBench 博客「AI 能设计电路板了吗」题图卡片。来源：EEBench
标称值能跑通，遇到真实容差就掉电
硬件设计有别于纯软件代码。物理世界的元器件存在复杂的寄生效应与制造公差。公式算出的标称参数常在生产中失效，也是大模型频频受挫的关卡。
EEBench 设置的能量表断电保护任务展现了这种物理严苛性。电路需求规定：当 5V 主供电切断后，后备电容必须维持芯片运行至少 20 毫秒。在此期间，供电轨电压绝对不能跌穿 3.0V 的欠压锁定阈值。
很多模型能快速写出储能公式，算出理论容值。然而多层陶瓷电容存在直流偏置效应。施加工作电压后，有效电容往往会大幅缩水。叠加正负 20% 的离散容差，标称值电路在断电第 12 毫秒就会停机。
另一个高难度任务是多反馈低通滤波器。智能体需要解算复杂的阻容比值。增益、截止频率与品质因数必须在极限工况下达标。所有指标必须在全部最坏容差角下同时通过测试。
系统会根据代码自动组装 SPICE 网表，发起交流与瞬态分析。只有在所有极限公差边界下均满足指标，设计才算合格。物理法则构成了确定性的检验标准，让视觉伪装失去空间。
最高仅拿 61 分，模型卡在最坏工况分析
EEBench 首期公布了跨越模拟与数字领域的 13 项评测成绩。在 2026 年 9 月 1 日更新的排行榜上，各家前沿模型表现分化。
榜首由 Anthropic 的 Claude Opus 5 以 61.6% 的成绩摘得。xAI 的 Grok 4.6 凭借 57.1% 紧随其后。Claude Fable 5.1 与 Claude Fable 5 分别取得 56.4% 与 54.3%，Claude Opus 4.8 Max 录得 51.4%。
与之相对，OpenAI 阵营的 GPT-5.5 得分为 42.3%。主打推理的 GPT-5.6 Sol 仅获得 39.4%。此前在发布会上演示 KiCad 的 GPT-6 Astra 尚未出现在公开榜单中。
图：EEBench 公开排行榜网页截图：Claude Opus 5 居首。来源：eebench.org
61.6% 的天花板直观反映了硬件任务的非线性难度。电子工程评测没有中间过渡状态，仿真测试要么全通，要么报错。模型一旦在阻抗匹配节点算错一位小数，系统就会在频域扫描中崩溃。
EEBench 的评分机制确立了一条规则：物料成本优化必须以电路达标为前提。在电路无法稳定工作的前提下，选型再便宜也只能拿零分。
多约束耦合是导致模型失分的核心诱因。现实中的电路要求低噪声、高带宽且单板成本受控。模型试图压缩物料成本，但这往往会引入温漂过大的料号，在高温仿真中丢分。
失败日志变成奖励信号，大厂押注硬件加速
当期分数暴露了模型短板。顶尖实验室对硬件设计的重视程度却迅速拉升。EEBench 发布不久，xAI 便在技术文档中开辟工程加速章节。该章节重点引用了测试集的表现。
文档数据显示，在开启高算力推理模式后，Grok 4.6 在 EEBench 上的得分提升至 60.0%。xAI 透露，模型在训练中消化了大量高质量工程资料。研发团队还针对计算机辅助设计引入了专项强化学习。
马斯克随后透露，下一代模型 Grok 4.7 预计数周内推出。该版本吸收了 SpaceX 的火箭与卫星工程数据。其核心目标直指复杂工程设计与系统级验证。
AI 实验室愿意押注 EEBench，原因在于这套环境提供了密集的强化学习奖励信号。在软件编程领域，模型可以通过单元测试获得即时反馈；而在硬件领域，过去缺乏类似的自动化判定标尺。
人工审查原理图周期漫长，容易夹杂主观偏差。SPICE 仿真报错则输出确定性的物理指标。系统会明确指出电压跌落是否超标、最坏容差角是否失真、选型是否超支。确定性的工程判据为硬件大模型提供了可扩展的自监督训练通道。
工程师不再画图，转向校验模型输出
随着评测与训练体系逐步走上正轨，工程社区开始在日常研发中试用模型。在 Hacker News 上，拥有 15 年印刷电路板开发经验的工程师 SequoiaHope 分享了一段测试经历。
他尝试使用 Claude Fable 设计一款智能穿戴耳环。电路集成了 RP2350 主控、惯性测量单元以及 45 颗可寻址发光二极管。模型迅速完成了原理图构建与网络连接。但在封装细节上，纽扣电池座通孔被漏打，中心散热焊盘尺寸也偏小。
这类物理封装缺陷无法靠软件仿真捕获。工程师在审查时发现异常，随后改用贴片电池座化解了隐患。开源项目 Konnect 的作者 mixelpixx 尝试打通 Claude Code 与 KiCad。该方案由人工负责布线与物理布局，模型负责原理图校验与规则检查。
这种分工转变引发了电子工程师对未来工作形态的讨论。传统的电路设计消耗大量精力在引脚查找与物料比对上。自动化工具成熟后，工程人员的工作重心明显前移。他们将聚焦于边界条件定义、电磁兼容规范设定以及结果审计。
正如 atopile 团队在博文中所写：「AI 到底能不能设计电路板？对于部分板卡而言，答案是肯定的；但我们绝不会要求它去设计心脏起搏器并盲目装进人体。」电路板评测走出截图时代并确立仿真标准，硬件工程迈出了摆脱经验玄学的第一步。
参考链接：
- atopile 官方博客：EEBench V1 发布说明
- Hacker News 社区热帖：EEBench 评测讨论
- xAI Grok 4.6 模型技术文档
